Skidbuffer, AXI-Pipeline, Spartan-3E und 270 MHz: Ein kompakter Skidbuffer in Acton.
Wie ich meinen Deno-basierten HTTP Kernel von einer rekursiven Dispatch-Schleife auf eine vorkompilierte Middleware-Pipeline umgestellt habe – inklusive Benchmarks mit bis zu 60 % Performance-Gewinn.
Ein praktisches kleines Tool, das systemd .service und .timer Units per CLI erzeugt – als moderne Alternative zu cron.
Mit PyDEPP wird die Arbeit mit Digilent-FPGA-Boards endlich einfach: Die Python-Bibliothek bringt modernen Zugriff auf Register, Streams und Debug-Funktionen – basierend auf dem DEPP-Protokoll des Adept SDKs. Open Source, MIT-lizenziert und bereit für dein nächstes Embedded-Projekt.
Optimierung einer VHDL-Pipeline für die Berechnung des Adress-Offsets und der Sichtbarkeit eines Sprites.
